Coreboot se etabloval jako jeden z nejdůležitějších open-source firmwarových projektů pro ty, kteří chtějí Rozlučte se s proprietárním BIOSem a užijte si rychlé a transparentní bootování.Nová verze Corebootu 25.12 Vychází jako stabilní čtvrtletní verze. A přichází s hlubokými změnami jak na úrovni hardwarové podpory, tak i interní infrastruktury, zaměřenými na výrobce originálního vybavení (OEM), integrátory a vývojáře, kteří potřebují pevný základ, na kterém mohou stavět.
V této verzi byly integrovány přes 750 commitů od více než stovky přispěvatelůS mnoha novými autory a jasným zaměřením: rozšíření počtu podporovaných platforem (zejména Intel, AMD, Qualcomm a MediaTek), vylepšení zpracování chyb prostřednictvím ACPI a APEI, posílení správy kamer MIPI a úložiště SMMSTORE a pokračující zdokonalování detailů výkonu a stability v celém ekosystému.
Klíčové nové funkce Corebootu 25.12
Projekt oznamuje coreboot 25.12 jako Nejnovější verze stabilní větve vydaná v prosinci v rámci čtvrtletního cykluTato větev je primárně určena pro výrobce (OEM/ODM) a organizace, které preferují méně dynamickou základnu než hlavní větev. Přesto vývojáři sami doporučují, aby ti, kteří kompilují firmware pro vlastní potřebu, pracovali přímo s hlavní větví, která je aktuálnější a průběžně dostává opravy chyb.
Mezi globální změny tato verze přidává 757 commitů, 106 autorů a 21 vývojářů, kteří přispívají poprvéBylo přidáno více než 62 000 řádků kódu a odstraněno necelých 10 000, s čistým rozdílem více než 52 000 řádků, což jasně ukazuje, že se nejedná o jednoduchou drobnou revizi, ale o zásadní skok ve možnostech a platformách.
Podpora nových platforem a procesorů v Corebootu 25.12
Jednou z velkých silných stránek Corebootu 25.12 je rozšíření podpory hardwaru, se zvláštním zaměřením na moderní ekosystém stolních počítačů a notebooků, serverů a zařízení ARMPřidávají se nové základní desky a nové SoC a několik stávajících se vylepšuje.
Předběžná podpora pro AMD EPYC 9005 „Turín“
V oblasti serverů x86_64 představuje coreboot 25.12 podpora na úrovni „proof of concept“ pro procesory AMD EPYC 9005 s kódovým označením TurinToto je první krok, který tyto procesory přibližuje k plně otevřenému firmwaru a navazuje na cestu, která již byla zahájena s EPYC Genoa.
Tato předběžná podpora otevírá dveře možnosti, že v souladu openSIL dozrává do stabilní produkční verzeJak procesory EPYC, tak i budoucí generace procesorů Ryzen a Zen 6 budou mít více základních desek kompatibilních s open-source firmwarem. V současné době je podpora základní, ale ukazuje směr, kterým se komunita ubírá, a to umožnění serverům nové generace bootovat s Corebootem bez spoléhání se na neprůhledný firmware.
Nové základní desky a zařízení podporovaná v Corebootu 25.12
Tato verze výrazně rozšiřuje Seznam základních desek a systémů s oficiální podporou, od klasického hardwaru až po nejnovější platformy. Mezi nové funkce patří:
- ASRock Z77 Extreme4, zaměřený na procesory Intel Core 2. a 3. generace, ideální pro recyklaci starého hardwaru s bezplatným firmwarem.
- ASUS PRIME H610I-PLUS D4, moderní základní deska mini-ITX, která podporuje procesory Intel Core 13. a 14. generace, velmi zajímavá pro dnešní kompaktní systémy.
- Lenovo ThinkPad T470s a T580 (varianta sklkbl_thinkpad), dva velmi oblíbené notebooky v profesionálním prostředí, které rozšiřují ekosystém kompatibilních notebooků.
- Siemens MC EHL6, z rodiny Siemens MC EHL, určené pro průmyslové aplikace, kde je spolehlivost firmwaru kritická.
- Star Labs Starfighter (Arrow Lake 285H), notebook zaměřený na uživatele, kteří hledají uživatelsky přívětivé zařízení s otevřeným firmwarem od prvního dne.
- Topton ADL TWL (X2E_N150), kompaktní platforma založená na platformě Alder Lake, typická pro mini PC a vestavěné systémy.
- Různá zařízení s operačním systémem Google Chrome: Fatcat (rubín), Ocelot (kodkod, ocicat), Rauru (Sapphire), Skywalker (Dooku, Grogu), které těží z vylepšení konfigurace firmwaru a ovladačů.
Kromě výše uvedeného seznamu stále dochází k neustálému přílivu nové Chromebooky a specifické varianty základních desekToto je společná vlastnost v každé verzi Corebootu, což posiluje jeho přítomnost v ekosystému vzdělávacích a lehkých notebooků.
Qualcomm Snapdragon X1 Plus (X1P42100) a ekosystém ARM
V prostředí ARM64 představuje coreboot 25.12 počáteční aktivace platformy Qualcomm X1P42100, známé jako Snapdragon X1 PlusTento krok je klíčový pro zavedení otevřeného firmwaru do SoC určených pro notebooky ARM a zařízení s trvalým připojením.
Práce na tomto SoC se neomezuje pouze na „spuštění a to je vše“, ale je doprovázena výrazná vylepšení ladění a správy pamětikteré si podrobněji probereme v konkrétní části a které položí základy pro to, aby vývojáři mohli na této platformě pohodlně pracovat po celou dobu životního cyklu zařízení.
Aktualizace SoC od Intelu a AMD
Coreboot od Intelu přidává podporu pro LPCAMM (Low Power Compression Attached Memory Module) na platformách Panther LakeTento nový typ paměťového modulu, určený pro notebooky a tenké počítače, vyžaduje specifickou topologii, kterou musí firmware znát, aby jej mohl správně detekovat a nakonfigurovat.
Pro popis byla přidána infrastruktura Topologie LPCAMM Byla také přidána počáteční podpora pro referenční desku Panther Lake RVP T3. Díky tomu Coreboot předběhl přijetí této paměťové technologie v budoucích generacích notebooků.
U AMD, platforma Glinda se dočkala řady vylepšení a byla rozšířena o variantu Faegan SoCMezi klíčové změny patří konfigurace USB4 prostřednictvím stromové struktury zařízení FSP, přidání síťových zařízení 10GbE a přesná komunikace napětí DIMM v rámci konfigurace FSP. To vše se promítá do propracovanější a detailnější podpory moderních platforem AMD.
Možnosti konfigurace běhového prostředí (RFC)
Jedním velmi viditelným vylepšením pro výrobce a pokročilé uživatele je rozšíření možnosti konfigurace firmwaru za běhu, známé jako CFR nebo coreboot Forms RepresentationDoposud mnoho parametrů vyžadovalo překompilaci obrazu; s tímto frameworkem se velká část této konfigurace stává dynamickou.
Zobrazila se nabídka možností nastavení. více než 40 základních desek a variantzejména v ekosystému ChromeOS od Googlu. Tyto možnosti mimo jiné umožňují:
- Povolit nebo zakázat Integrovaná grafická karta (iGPU).
- Vyber mezi touchpad a dotyková obrazovka na hybridních zařízeních.
- Upravte parametry ovládání ventilátorů a některé hardwarové funkce.
Rámec CFR definuje pro každou možnost zobrazovaný název, text nápovědy, výchozí hodnota a příznaky za běhuTo umožňuje datovým komponentám (jako je SeaBIOS, LinuxBoot nebo jiné) zobrazovat konzistentní menu. Dále je zachována zpětná kompatibilita a plánuje se integrace s variabilním úložištěm UEFI a dalšími perzistentními backendy.
Zvýšená kapacita SMMSTORE a související vylepšení přicházející s Corebootem 25.12
Dalším klíčovým prvkem této verze je změna chráněného úložného subsystému SMMSTORE. V corebootu 25.12 Zdvojnásobuje výchozí velikost SMMSTORE z 256 KB na 512 KBTo je důležité v systémech, které se pro pokročilé konfigurace spoléhají na proměnné UEFI a trvalá data.
Platformy jako Sarien, Reef, Octopus, Drallion, Skyrim, Zork nebo GuybrushMimo jiné byly aktualizovány, aby využily tohoto nárůstu a zajistily tak dostatečný prostor pro aktuální požadavky firmwaru.
Spolu s tímto skokem v kapacitě byly zavedeny následující Opravy zarovnání struktury SMMSTORE v2To pomáhá zajistit konzistentní chování napříč různými architekturami a datovými částmi a minimalizuje překvapení způsobená jemnými nekompatibilitami.
Vylepšení MIPI kamery pro platformy Intel
Správa kamer MIPI na platformách Intel, zejména pro operační systémy jako Windows, se dočkala zásadní aktualizace. Ovladač kamery MIPI nyní implementuje mnohem komplexnější podpora SSDB (Sensor Static Data Block), s dobře definovanými výčty a bitovými poli pro všechna relevantní pole.
Nejrelevantnější vylepšení Tato oblast zahrnuje několik změn zaměřených na správné vyčíslení a konfiguraci senzorů:
- Systematické generování Informace o PLD (fyzickém deskriptoru umístění) pro každý senzor klíč k tomu, aby systém věděl, kde se každá kamera fyzicky nachází.
- Automatické přidělování rozumné výchozí hodnoty na SSDBsnížení pravděpodobnosti neúplných konfigurací.
- Vylepšená podpora pro Typ VCM (Voice Coil Motor) a adresy I2C, což je něco zásadního pro automatické zaostřování a další pokročilé funkce.
- Refaktoring metod Device Specific Method (DSM) do funkcí založených na UUID, včetně nových DSM pro Framework pro počítačové vidění (CVF) a I2C V2.
- Výběr typu zařízení ACPI a konfigurace ROM pro senzory kamery s příslušnými adresami.
Celá tato sada změn Vylepšuje výčet a konfiguraci kamer v moderních operačních systémechčímž se vyhnete běžným problémům s rozpoznáváním, orientací a omezenými funkcemi v noteboocích a konvertibilních počítačích.
Platforma Qualcomm X1P42100: Hloubkové ladění a paměť
Podpora pro SoC Qualcomm X1P42100 Snapdragon X1 Plus je vylepšen o širokou škálu funkcí zaměřených na vývoj a řešení problémů. Mezi klíčové nové funkce patří:
- Detekce režimu stahování a balení ramdumpu, což usnadňuje extrakci výpisů paměti v případě selhání.
- Podpora pro nahrát obrázky ramdumpu a zabalení obrazu APDP (Application Processor Debug Policy) v rámci CBFS, centralizace ladicího materiálu v samotném firmwaru.
- Vylepšení zobrazovacího subsystému: definice registrů MDSS pro řízení hodin, Lucidole PLL API a správná alokace DRAM pro potřeby videa.
- Nastavení v návrh paměti s přemístěním oblasti BL31 a zarovnáním paměti aplikací v zabezpečeném prostředí (TZ), což zlepšuje jak zabezpečení, tak využití RAM.
- Podpora řidičů CMD-DB (databáze příkazů), který umožňuje dotazování adres a konfigurací hardwarových akcelerátorů, přičemž oblast je v MMU namapována jako neukládatelná do mezipaměti, aby se předešlo nežádoucím vedlejším účinkům.
- Jasné oddělení zásobníků PRERAM a POSTRAM v ARM64, přesun zásobníku RAM před hlavní pamětí do BSRAM a tím optimalizace využití paměti a stabilita v nejranějších fázích spouštění.
Díky všem těmto vylepšením se platforma X1P42100 stává mnohem uživatelsky přívětivější pro ty, kteří potřebují diagnostikovat chyby, analyzovat výpisy paměti a upravovat chování SoC v různých produkčních scénářích.
Coreboot 25.12 přináší vylepšení v AMD: Glinda, Faegan a pokročilé ACPI
Na straně AMD, kromě již zmíněného rozšíření platformy Glinda o SoC Faegan, dochází k významné sadě změn zaměřených na... Kvalita integrace ACPI a správa chybMezi nimi můžeme vyzdvihnout:
- Zpráva o pevných základních adresách pro sběrnici LPC, v souladu se specifikacemi a zbytkem platformy.
- Podpora Řadiče I3C na úrovni ACPI, rozšiřování komunikačních možností s moderními zařízeními.
- Začlenění HEST (Hardware Error Source Table), klíčové funkce pro operační systém k získání podrobných informací o hardwarových chybách.
- Rozšíření ECAM MMCONF na 64bitové adresy, umožňující práci s větší a složitější konfigurační prostory PCIe.
- Inicializace CRTM (Core Root of Trust for Measurement) v bootblocku, posilující řetězec důvěry od nejranějších fází spouštění.
Spolu s tím byly zavedeny následující optimalizace ve výpočtu MTRR U platforem AMD se tím zkracuje doba bootování zjednodušením konfigurace mezipaměti a Glinda FSP je aktualizován novými verzemi, které zlepšují celkovou stabilitu.
Infrastruktura ACPI a APEI pro správu chyb
Velmi důležitým, i když vizuálně méně atraktivním prvkem je přidání Rozsáhlá infrastruktura APEI (Advanced Platform Error Interface) v hlavičkách ACPIByly přidány kompletní struktury pro podporu:
- Zdroje chyb Výjimka z kontroly stroje (MCE).
- Chyby Nemaskovatelné přerušení (NMI).
- Zprávy o PCIe AER (Pokročilé hlášení chyb).
Tyto struktury slouží jako základ pro tabulky, jako například BERT (tabulka záznamů chyb spouštění), HEST a EINJ (tabulka vkládání chyb)aby platformy mohly hlásit operačnímu systému přesný obraz hardwarových chyb a podporovat modely zpracování chyb „firmware-first“.
Nové typy a struktury pokračují oficiální specifikace ACPI a jsou doprovázeny interními validacemi, které zajišťují, že hlášené informace jsou konzistentní a použitelné operačním systémem a diagnostickými nástroji.
Konsolidace struktur commonlib, endianness a paměti v Corebootu 25.12
V oblasti společných knihoven Coreboot 25.12 slučuje implementace... Záhlaví coreboot a libpayload endian.h v commonlibeliminace duplicity a zajištění toho, aby celý ekosystém používal stejné konverzní funkce endianness.
V rámci tohoto čištění byly odstraněny staré funkce hlavičky a swabXX(), čímž byl dokončen přechod na... Standardní API pro převod endianismuKromě toho jsou informační struktury paměti obohaceny o nová pole pro zlepšení kompatibility s SMBIOS typ 17 a pro hlášení například napětí modulů DDR3.
Detaily zpracování devicetree (například správné přeskakování tokenů NOP) byly také opraveny a nyní jsou uloženy. informace o bootovacím režimu v CBMEMaby se datové zátěže mohly lépe koordinovat s firmwarem v aspektech, jako je normální spuštění, situace s nízkým nabitím baterie nebo stavy nabíjení.
Další pozoruhodná vylepšení ovladačů a subsystémů, která jsou součástí Corebootu 25.12
Drobné, ale relevantní změny Tento seznam obsahuje mnoho oprav a vylepšení s praktickým dopadem na reálné systémy:
- Refaktoring zobrazovacího subsystému MediaTek, s podporou duálního DSI a komprese streamu zobrazení (DSC) na panelech MIPI a vylepšeným rozhraním DSI API, které konzistentně předává struktury registrů.
- Použití resetovacího stavu Intel Skylake CSE k zlepšit spolehlivost restartů.
- Vylepšení řadiče displeje Intel GMA, přidání mezipaměti a logiky platné mezipaměti pro robustnější správu jasu.
- Opravy a úpravy ovladače TPM, eliminace duplicitních operací a generování čistší a přesnější tabulky ACPI.
- Rozšířená podpora SPD s novými součástkami DDR4 a opravami pro pouzdra s dvěma čipy a novými typy socketů SMBIOS pro pouzdra BGA1744.
- Možnosti konfigurace barev klávesnice RGB na EC během spouštěníurčené pro zařízení s přizpůsobitelným osvětlením.
- Hloubková revize implementace tabulky sloves Azalia, vylepšení údržby a přidání oprav časování (např. zpoždění 521 mikrosekund po vypnutí RESET#).
- Podpora generických grafických ovladačů pro zařízení, která nejsou striktně VGA, čímž se rozšiřuje škála podporovaného grafického hardwaru.
- Integrace paměti s tagy pro ARMv9 MTE (rozšíření pro označování paměti) na platformách MediaTek, což přidává další zabezpečení ve správě paměti.
- Paralelní nabíjecí infrastruktura pro platformy Google Bluey, která umožňuje rychlejší nabíjení baterie.
- Podpora USB typu C v Qualcommu s konfigurací PHY a opakovači, stejně jako ovladače SoundWire pro kodeky Cirrus Logic CS35L56 a CS42L43.
- Rozšíření ACPI pro RISC-V, postupně rozšiřující podporu pro tuto nově vznikající architekturu.
V ekosystému datových částí získává knihovna libpayload funkce, jako například Zkontrolujte velikost fyzické paměti a kompatibilitu se starším formátem LZ4. a opravy směrování výjimek ARM64, přičemž je zachována konzistence se změnami commonlib a endian.
Aktualizace nástrojových řetězců, objektů BLOB a kódu dodavatele
Aby se udržel krok se zbytkem ekosystému, aktualizuje coreboot 25.12 několik nástrojů a komponent třetích stran. Mezi klíčové změny v nástrojové sadě patří:
- Aktualizace Binutils z verze 2.44 na 2.45.
- Aktualizace ACPICA z verze 20250404 na 20250807, zahrnující vylepšení a opravy v ekosystému ACPI.
- Odstranění sady nástrojů nds32le-elf z výchozích sestavení, protože je v současné podpoře méně relevantní.
V kódu dodavatele jsou aktualizovány záhlaví FSP. Panther Lake (PTL) na FSP 3373_03 a Wildcat Lake (WCL) na 3344_03Kromě aktualizace FSP pro platformu AMD Glinda se vyvíjejí také následující submoduly:
- Třetí strany/objekty blob Přesouvá se z revize a0726508b8 na 4a8de0324 a obsahuje 39 commitů.
- mikrokód třetí strany/Intel Je aktualizován z verze 4ded52b4b0 na f9100a225 a obsahuje nejnovější dostupnou opravu mikrokódu.
Tyto aktualizace zajišťují, že firmware postavený na Corebootu 25.12 bude fungovat. Využijte nejnovější opravy zabezpečení, stability a kompatibility nabízené dodavateli křemíku.
Stažení, ověření a cyklus vydávání Corebootu 25.12
Zdrojový kód pro coreboot 25.12 lze získat přímo z coreboot.org ve formátu tar.xz (a varianty tar.gz, tar.bz2 nebo zip)a také ze zrcadel a softwarových archivů, jako je Fossies. Verze distribuovaná v komprimovaných souborech obsahuje hashe MD5, SHA1 a SHA256 pro ověření integrity stahovaného souboru.
Kromě toho, starty Podepisují se kódy PGP/GPGPro ověření souboru můžete použít příkaz podobný tomuto:
$ gpg – ověřit coreboot-24.02.01.tar.xz.sig coreboot-24.02.01.tar.xz
Pokud GPG vrátí zprávu typu „Nelze zkontrolovat podpis: Žádný veřejný klíč“, stačí získat správný klíč z otisku prstu Zveřejněno v dokumentaci k Corebootu, spusťte ověření znovu. Je normální vidět varování o necertifikovaných podpisech jako důvěryhodných: jednoduše označují, že uživatel pro tyto klíče dosud nevytvořil řetězec důvěryhodnosti.
Seznam otisků prstů obsahuje klíče k vývojáři jako Matt DeVillier, Jason Glenesk, Patrick Georgi, Angel Pons, Alexander Couzens nebo Martin Roth, mimo jiné, některé z nich již vypršely, ale byly zachovány pro historické účely.
Pro ty, kteří chtějí vždy pracovat s nejnovějšími trendy, projekt připomíná, že ideálem je přímo naklonovat oficiální repozitář Git s:
$ git klon https://review.coreboot.org/coreboot.git
Stabilní verze, jako například 25.12, se řídí čtvrtletní publikační cyklusDalší oznámená verze je 26.03, plánovaná na konec března 2026. Hlavní větev mezitím průběžně dostává změny a opravy.
Díky všem těmto novým funkcím posiluje Coreboot 25.12 svou pozici... Zralejší alternativa k proprietárnímu BIOSu, kombinující podporu pro nový i starý hardware, vylepšené možnosti ladění a hlášení chyb, pokročilé možnosti konfigurace za běhu a čistší a konzistentnější technický základ; aktualizace, která sice nepředstavuje viditelnou revoluci pro každého, ale představuje důležitý krok pro integrátory, výrobce OEM a uživatele, kteří chtějí převzít kontrolu nad tím, co se děje před spuštěním operačního systému.